| 학회 | 한국재료학회 |
| 학술대회 | 2010년 봄 (05/13 ~ 05/14, 삼척 팰리스 호텔) |
| 권호 | 16권 1호 |
| 발표분야 | E. Frontiers of Materials Research(선도 재료연구) |
| 제목 | 인터포저에 적용할 관통형 실리콘 전극 형성에 관한 연구 |
| 초록 | 반도체 기술의 초고집적화에 따른 미세화 공정으로 인해 소자의 크기가 급격히 줄어들고 있으며 대용량화, 고속화, 낮은 전력소모를 위해서 최소 선폭 크기는 더욱 더 작아지고 있다. 반도체 소자의 직접도가 높아짐에 따라 집적회로 내의 전기적 신호를 전달하는 금속배선의 중요성이 대두되고 있다. 특히 이러한 금속배선은 반도체 소자의 동작속도 및 신뢰성에 큰 영향을 미치므로, 배선의 형성 방법 및 재료 선정이 중요시 된다. 현재 상용화 되고 있는 적층형 전극 배선의 경우는 Au 와이어를 이용하고 있다. 하지만 이는 전달속도의 감소, 고주파 영역에서의 손실률 증가 및 I/O 개수의 제한이라는 단점을 가지고 있어서 다른 대안이 연구되고 있는 실정이다. 본 연구에서는 대안 중 하나인 관통 형 실리콘(TSV)을 이용하여 관통 형 적극을 형성하는 것에 있다. 이러한 실리콘을 이용하여 관통형 적극을 만들시 PCB와 IC칩 사이에서 열 방출의 역할과 와이어 본딩이 아닌 직접 연결을 꾀하는 3D 적층 패키지인 인터포져 기술 등에 적용할 수 있다. 실험은 지름 40um, 1:6의 종횡비를 갖는 TSV를 이용하였다. 공정비용의 감소를 위하여 구리 전기 도금법을 이용하였으며 애노드가 두 개인 도금 장치를 구성하였다. 일반적으로 1개의 애노드가 있는 경우는 한 면을 막고 도금하며, 도금 시작 단계에서 대부분의 보이드(void)는 막혀있는 가장 깊은 부분에서 생긴다. 하지만 양쪽 애노드 방법은 막혀 있는 부분이 없으므로 초기 도금 시 생기는 보이드를 줄일 수 있다는 장점이 있다. 직류보다 via에 더 효과적인 펄스 전류를 이용하였으며 종횡비가 커질수록 전해질 내 이온의 확산에 영향을 미치는 충분한 휴지기를 위하여 낮은 진동수를 적용하였다. via의 구리 전기 도금 공정에서 회로의 전기적 특성을 떨어뜨리는 비아 내부의 결함이 생기는 현상에 대해 두 개의 애노드라는 전기 도금법을 제시하고, 도금 조건의 가장 기본인 전류 파형 차이가 via 채움에 미치는 영향을 관찰하였다. 결과적으로 더블 애노드 (double anodes)와 전류 파형을 이용한 도금 조건을 확립하여 종횡비 1:6의 TSV에 보이드 없는 관통 형 전극을 형성하였다. |
| 저자 | 장재권, 임승규, 서수정 |
| 소속 | 성균관대 |
| 키워드 | TSV; electroplating; 3D integration; interposer |
