| 초록 |
Capacitance-voltage(C-V)측정법은 실리콘과 전면절연층 사이의 계면에 존재하는 density of interface trap (Dit) 또는 fixed charge(Qf)등을 측정하여 패시베이션 층을 평가하는데 유용하다. 하지만 passivation두께, 접촉한 실리콘의 도핑농도, 온도, 계면 전처리 등의 변수를 가지므로 각 태양전지 웨이퍼의 요철구조(textured structure)를 반영한 패시베이션 성능을 비교 평가하는 것이 중요하다.요철 구조를 가진 표면은 평평한 계면구조에 비해 표면적이 항상 크다. 또한 빛의 입사 측면에서도 평면구조보다 반사율을 낮춘다. 그러나 높아진 적층 응력에 의한 결점증가, dangling bond 증가에 의한 표면 재결합 증가 등이 반송자 수명(lifetime)을 감소시킨다. 이를 해결하기 위해 다양한 형태의 전면절연층 증착법과 웨이퍼의 식각 방법이 이용된다. 단결정의 random pyramid etching, 다결정의 reactive ion etching(RIE)의 구조상의 차이점을 밝히고, 그 위에 증착된 전면절연층을 C-V측정법과 QSSPC(Quasi-Steady State PhotoConductance) 를 이용하여 Dit, Qf, 및 Lifetime로 평가하여 그 상관관계를 알아보았다. |
