| 학회 | 한국재료학회 |
| 학술대회 | 2017년 가을 (11/15 ~ 11/17, 경주 현대호텔) |
| 권호 | 23권 2호 |
| 발표분야 | A. 전자/반도체 재료 분과 |
| 제목 | 전기적 특성 평가를 통한 Nano-Trench Patterned Si Wafer의 건식 세정 효과 분석 |
| 초록 | High aspect ratio가 요구되는 3D 반도체 소자는 기존 solution 기반 wet cleaning 공정 시 pattern leaning 및 초미세 패턴 내 공정 잔류물 제거의 어려움이 있어 dry cleaning 및 hybrid cleaning에 대한 연구의 필요성이 부각 되어지나, plasma와 chemical에 의한 계면 열화 현상과 공정 변수 optimization의 issue가 해결 되어야 한다. 본 연구에서는 CHF3 gas와 Ar plasma를 이용한 plasma fluorination 방법을 초미세 nano-trench Si wafer에 ion 및 radical 기반의 cyclic cleaning으로 적용하고, ALD high-k/metal gate 기반의 MOS device를 통하여 기판의 계면 세정 효과를 전기적 특성을 capacitance-voltage (C-V), frequency dispersion, hysteresis, conductance 방법 기반으로 추출된 interface trap density (Dit), transmission line method (TLM) 기반의 contact resistance (Rs)를 이용하여 분석하였다. Plasma fluorination 방법으로 세정한 소자는 treatment를 진행하지 않은 소자와 비교하였을 때 우수한 C-V 특성이 나타나며, flat-band voltage의 positive shift, 낮은 C-V frequency dispersion이 관찰되었다. 또한, 계면 특성은 낮은 Dit로부터 향상 되었음을 알 수 있었다. 불순물 존재 시 계면 Rs를 영향을 줄 수 있는데, plasma fluorination 세정 소자는 현저하게 낮은 Rs가 관찰 되었다. 이러한 plasma fluorination 방법은 초미세-고종횡비 Si wafer 기반의 device 공정 과정에서 세정 효과를 극대화하면서도 계면 damage를 최소화 할 수 있는 alternative knob가 될 수 있을 것으로 예상된다. [Acknowledgement] This study was supported by the Industrial Technology Innovation Program (10054882, Development of dry cleaning technology for nanoscale patterns) funded by the Ministry of Trade, Industry and Energy (MOTIE, Republic of Korea) |
| 저자 | 채명균, 최창환 |
| 소속 | 한양대 |
| 키워드 | <P>Dry Cleaning; Plasma; Flourination; Contact Resistance</P> |
