

## 초고집적 소자를 위한 구리의 PECVD에 관한 연구

이 경옥, 황 순택, 최 광진, 최 형수, 조 영상  
한국과학기술연구원 화공연구부

### PECVD of Novel Organometallic Copper Precursors for ULSI

Kyung-Ok Lee, Soon-Taik Hwang, Guang-Jin Choi, Hyeong-Soo Choi, Young-Sang Cho  
Division of Chemical Engineering, KIST

#### 서론

현재 반도체 device의 metallization에는 알루미늄(Al)과 텅스텐(W)의 PVD나 CVD 기술이 쓰이고 있으나 장치 반도체 소자의 용량증가에 따른 ULSI정도의 초고집적도가 요구되는 경우 텅스텐은 높은 비저항으로 더 이상 쓰일 수 없으며, 알루미늄은 저항치 문제뿐만 아니라, electromigration(EM)과 stress-induced migration(SM)에 대한 저항이 작아 신뢰성에 문제가 생길 것이다. 이에 비해 구리는 비저항이 매우 작고(금속 중에서 Ag에 이어 두 번째) 박막가공이 용이하며<sup>[2]</sup>, EM과 SM에 대한 저항이 크다<sup>[5]</sup>. 비록 구리 metallization은 주변기술 미확보로 인해 아직까지 실현되지 않고 있으나 가까운 장래에 ULSI device에 상용기술로 쓰일 것으로 기대되어 일본, 미국 등의 선진국에서 활발하게 연구되어지고 있다.

이에 본 연구에서는 본 연구실에서 새로이 개발한 구리(II) CVD용 유기 금속 전구체를 사용하여 256M-DRAM wafer에 via hole을 채우는 CVD 공정을 개발하였다. 또한 몇가지 공정 변수, 즉 반응시간, 기판의 위치, 기판의 온도의 변화에 따른 증착 특성에 관해서도 연구가 진행 중이다.

#### CVD용 전구체 합성


구리(II) 염 화합물에 리간드 B(현재 여러 국가에 특허출원 중이어서 이들의 화학구조는 추후에 밝힐 것임)를 결합시켜 구리 전구체를 합성하였다<sup>[1]</sup>. 이 전구체는 고체 분말상태이고, 두 차례 다른 종류의 용매로 재결정하여 사용하였다. 구리(II)전구체의 승화특성은 sublimation 장치를 이용하여 측정하였다.

#### PECVD 실험 장치 및 Cu 박막의 특성 분석 장비

실험에서 사용되는 PECVD 장치는 그림 1과 같다. 증착에 이용되는 plasma는 국내에서 제작된 RF plasma generator (13.56MHz에서 최대 200W)와 matching network을 연결시켜 기존의 pyrex glass-based CVD 반응기에서 발생된다. Oil bath, substrate를 가열하는 heater, 반응기 벽을 가열하는 heater의 온도는 PID controller를 사용하여 조절하였고, 사용되는 carrier gas는 mass flow controller를 사용하여 일정하게 유지시켰다.


PECVD으로 얻어진 Cu 박막의 특성은 Auger electron spectroscopy(AES) scanning electron microscopy(SEM), transmission electron microscopy(TEM), x-ray photoelectron spectroscopy(XPS), 4-point prob, Fourier transform infrared(FT-IR)

spectroscopy 등의 분석 장비를 이용하여 측정하였다. adhesion은 Scotch™ tape을 이용한 peel test 방법을 사용하였다.



**Cu 증착 반응 메카니즘**

CuB<sub>2</sub>의 증착반응 메카니즘은 환원 기체(H<sub>2</sub>)를 공급하지 않거나 불활성기체(N<sub>2</sub>)를 대신 공급하면 증착반응이 잘 진행되지 않았고, 환원 기체의 공급속도를 증가시키면 상대적으로 증착속도가 증가하는 경향을 관찰할 수 있었다. 따라서 CuB<sub>2</sub>의 증착반응 메커니즘도 다음과 같이 알려져 있는 Cu(hfac)<sub>2</sub><sup>[3]</sup>와 유사한 것으로 사료된다.



**PECVD 실험 결과 및 토론**

증착실험을 수행하는데는 여러 공정변수들이 있으며 실험범위는 다음 표 1과 같다.

표 1. PECVD 공정변수 및 조업범위

공정 변수	조업 범위	공정 변수	조업 범위
기판의 종류	Si, TiN/Si, TiW/Si, SiO <sub>2</sub> /Si	plasma coil 위치	기판 상하
기판의 온도	150 - 300 ℃	plasma power	0 - 50 W
환원기체 공급속도	0 - 300 sccm	공급기체와 기판 거리	2 - 20 cm
반응기 압력	10 <sup>-2</sup> - 1.5 torr	전구체 가열 온도	120-170 ℃
반응기 벽 온도	120 - 170 ℃	증착 소요 시간	10-120 분

기발표된 것으로 부터<sup>[7]</sup> Si의 기판 위에서 생성된 Cu 박막의 순도는 98 atomic% 이상으로 매우 높게 유지되며 Cu 박막과 기판의 계면에 잔존해 있던 산화피막으로 인해 미량의 산소와 탄소만이 존재함을 알 수 있었다.

CuB<sub>2</sub>는 고체이지만 90분 이상 batch 형태로 균일하게 공급할 수 있었다. Si 기판 위에서 얻어진 박막은 TEM을 이용하여 결정성 및 결정구조를 분석한 결과 결정입자가 0.1 $\mu$ m 정도의 치밀한 미세구조를 가진 Polycrystalline이었으며, TiN/Si 기판 상에서 Cu 박막은 XRD pattern으로 부터 (111) 방향으로 preferred orientation 을 가지고 있음을 알 수 있었다.

다음 그림 2는 256MDRAM으로 pattern된 SiO<sub>2</sub>/Si 기판의 via hole이 filling 되는 과정을 나타내는 SEM 단면사진이다. (a)는 hole을 완전히 채우기 전의 중간단계에서 얻은 것이고 (b)는 hole-filling이 끝난 후의 사진이다. 완전히 채워진 시료를 보면 Cu 박막의 평면 두께는 0.3  $\mu$ m이내지만 step coverage가 크기때문에 1 $\mu$ m 정도의 hole을 채울 수 있다. 이러한 step coverage가 좋다는 장점은 고집적 device로 갈수록 더욱 가치가 높아질 것이다.




그림 2. SEM cross-sections

(a) at intermediate and (b) at complete via hole plugging

256MDRAM을 채우기 위한 공정조건을 기본으로하고 몇가지 공정변수의 경향을 알아보기 위하여 다음과 같은 4가지 실험을 수행하였다.

- 1) CuB<sub>2</sub> 전구체는 고체여서 batch 형태의 증착실험에서 증착에 요구되는 시간을 10분-120분까지 변화시키면서 기판 표면변화에서의 증착속도가 일정한가를 확인하는 실험을 수행하였다. 증착 속도는 증발된 전구체의 양과 선형으로 비례함을 관찰하였다.
- 2) CuB<sub>2</sub> 전구체와 carrier gas가 공급 지점과 기판 사이의 간격에 변화에 따른 기판표면에서의 증착 속도의 변화와 물리적 특성을 관찰하였다. 이들 사이의 거리가 짧을수록 증착속도가 증가함을 관찰할 수 있었다.

- 3) 증착되는 기판의 온도를 150°C-300°C까지 변화시키면서 기판표면에서의 증착속도와 adhesion 변화 및 물리적 특성을 관찰하였다. 기판온도의 증가에 대한 증착속도가 증가하며 240°C 이상에서는 adhesion이 상당히 개선되었다.

이들 3가지 실험에서 증착두께가 증가함에 따라 Cu 박막의 비저항값은 bulk Cu 박막의 비저항 값(1.7 $\mu\Omega$ cm)에 접근해 감을 알 수 있었다.

## 결론

본 연구실에서 개발된 Cu(II) CVD용 전구체 중에 CuB<sub>2</sub>는 현재 가장 널리 사용되는 Cu(II) 전구체인 Cu(hfac)<sub>2</sub><sup>[4,6,8]</sup>에 비하여 낮은 증착온도, 높은 증착속도 및 고순도 Cu 박막을 얻을 수 있는 등 여러 특성에서 우위성을 보여주는 유망한 전구체임을 확인하였다.

PECVD 공정 연구에 사용된 CuB<sub>2</sub>(II) 전구체는 256MD-RAM의 via hole plugging에 있어서 step coverage를 높게 유지하면서 결함없이 채울 수 있음을 실증하였다.

Cu 박막의 resistivity는 박막의 두께가 증가함에 따라 bulk resistivity(1.7 $\mu\Omega$ cm)에 가까워진다.

증착 속도는 증발된 전구체의 양과 선형으로 비례함을 관찰하였고 기판온도의 증가에 대한 증착속도가 증가하며 240°C 이상에서는 adhesion이 상당히 개선되었다. 전구체가 공급되는 곳에서 기판 사이의 거리가 짧을수록 증착속도가 증가함을 관찰할 수 있었다. 또한 plasma power 증가에 따라 증착속도는 증가되나 증착된 박막의 특성이 안 좋아지므로 최적의 plasma power가 존재할 것으로 예상된다.

이들 결과를 볼 때, CuB<sub>2</sub>를 이용한 CVD 박막 공정 기술은 ULSI device의 metallization 기술로서의 잠재적 실용 가능성이 매우 높을 것으로 판단할 수 있었다.

## 참고문헌

1. H. S. Choi, J. J. Lim and S. T. Hwang, A study on the synthesis of organometallic CVD precursors for thin films in integrated circuits, KIST research report UCN910-4839-6 (1993)
2. C. M. Chiang, T. M. Miller and L. H. Dubois, J.Phys.Chem. 97, 11781-86 (1993)
3. S. L. Cohen, M. Liehr and S. Kasi, Appl.Phys.Lett. 60 (13), 50-52 (1992)
4. H. Li, E. T. Elisenbraun and A. E. Kaloyeros, J.Vac.Sci.Technol. B10 (4), 1337-40 (1992)
5. J. M. E. Harper, E. G. Colgan, C-K. Hu, J. P. Hummel, L. P. Buchwalter and C. E. Uzoh, MRS Bulletin, Aug 23-29(1994)
6. J. A. T. Norman, B. A. Muratore, P. N. Dyer, D. A. Roberts and A. K. Hochberg, J.Physique IV 1.C2 271, (1991)
7. S. T. Hwang, K. O. Lee, G. J. Choi, H. S. Choi, and Y. S. Cho, International CVD Symposium, submitted
8. A. Jain, K. M. Chi, T. T. Kodas, M. J. Hampden-Smith, T. T. Kodas, J. Farkas, M. F. Paffett and J. D. Farr, SPIE vol.1596, 23-33 (1991)