구리 무전해 도금의 ULSI 회로 내 배선 적용

<u>차승환</u>, 김재정 서울대학교 공과대학 응용화학부

Formation of Interconnections in ULSI circuits by Copper Electroless Plating

Seung Hwan Cha, Jae Jeong Kim

School of Chemical Engineering, College of Engineering, Seoul National University

<u>서론</u>

2001년에 출판된 ITRS에 따르면 2004년 이후에 DRAM 내의 배선폭이 0.18 µm로 감소 할 것으로 예상됨에 따라 현재 배선 재료로 사용되고 있는 알루미늄은 더 이상 사용할 수 없게 된다 [ITRS, 2001]. 이에 새로운 배선 재료로써, 알루미늄보다 비저항이 낮고 electromigration 문제가 없는 구리가 크게 주목 받고 있다. 이러한 구리를 증착하는 방법 으로 물리적 기상 증착 방법(PVD), 화학적 기상 증착 방법(CVD), 전해 도금, 무전해 도금 이 있으나, 본 연구에서는 상온에서 할 수 있고 비용도 저렴한 무전해 도금 방법을 이용 하여 구리를 증착하였다.

그러나, 구리 무전해 도금의 경우 증착속도가 느리다는 단점을 가지고 있다. 이러한 문 제점을 개선하기 위해 구리 이온과 착화합물을 형성하는 complexing agent를 다른 종류로 바꾸거나 [Milan Paunovic, 1977, K. Kondo et al., 1990] accelerator와 같은 첨가제를 넣어 구리 무전해 도금 속도를 증가시키려 하였다 [Leonard N. Schoenberg, 1972, Aina Hung, 1985]. 이 러한 방법은 용액 내에 유기물의 농도를 높이기 때문에 증착된 구리박막의 비저항을 높 여 배선재료로써 실용성이 떨어지게 된다.

본 연구에서는 구리 무전해 도금이 일어나는 과정을 살펴보고 구리 무전해 도금 속도 를 증가시키는 방법을 찾아본다. 또한 이러한 방법을 패턴이 형성된 기판 위에도 적용시 켜 보기로 한다.

<u>실험</u>

본 실험에서는 평평한 기판과 패턴이 형성된 기판 두 가지를 사용하였다. 사용한 기판 의 층구조는 TiN (10 nm)/Ti (15 nm)/Si (100)이다. 실험에 사용한 패턴의 구조는 크기 0.13 µm이고 aspect ratio가 3인 via 형태이었다.

이러한 기판 위에 구리 무전해 도금을 실시하기 위해서는 촉매가 우선적으로 증착되어 있어야 한다. 본 실험에서는 팔라듐을 displacement reaction에 의해 기판 위에 증착하였다 [Jae Jeong Kim and Seung Hwan Cha, 2001]. 팔라듐이 증착된 기판 위에서 황산구리, 포름알 데히드, ethylenediaminetetraacetic acid (EDTA), KOH가 포함된 용액에서 구리 무전해 도금을 실시하였다. 이때 구리 무전해 도금 용액의 온도는 70℃로 하였다.

<u>결과 및 토론</u>

구리 무전해 도금이 일어나는 과정을 살펴보기 위해 증착 시간에 따른 구리박막의 두 께를 FESEM을 통해 측정하였다. 구리 무전해 도금이 일어나는 초기 단계에는 구리박막 의 두께가 매우 얇고 불연속적이라 두께를 구할 수 없었다. 그러나, 18분 이후에는 증착 된 구리가 전표면을 덮으면서 연속적인 막을 형성하고 시간에 따라 선형적으로 구리박막 의 두께가 증가하는 것을 알 수 있었다 (Fig. 1).

이와 같이 구리 무전해 도금 초기에 구리의 핵생성이 늦어짐에 따라 전체적인 반응 속 도에 큰 영향을 주는 이유는 구리에 비해 상대적으로 비저항이 큰 팔라듐이나 TiN 위에 서 구리의 핵생성 반응이 일어나기 때문이다. 비저항이 큼에 따라 환원제의 산화에 의해 발생한 전자가 기판을 통해 구리 이온에 전달되는 시간이 지체되어 결과적으로 오랜 시 간이 필요하게 된다. 모든 기판 표면에서 핵생성이 일어난 후에는 비저항이 낮은 구리 표면 위에서 전자의 이동이 발생하기 때문에 증착 속도가 급격하게 증가한다. 이와 같이 초기 핵생성에 필요한 시간을 잠복기간이라 한다.

Fig. 1을 살펴보면 250 mm 두께의 구리박막을 증착하는 데 40분이 걸리는데 이중 거의 절반에 가까운 시간인 18분이 잠복기간이다. 따라서, 구리 무전해 도금 속도를 증가시키 기 위해서는 이러한 잠복기를 줄이는 것이 중요하다.

본 연구에서는 잠복기간을 줄이기 위해 반응물의 농도를 높이는 방법을 선택하였다. 반응물의 농도를 높임에 따라 잠복기간은 급속히 감소하여 농도를 7배까지 높였을 때에 는 35초로 줄어들었다 (Fig. 2). 그러나, 농도를 높이는 경우 용액이 불안정하게 되어 용액 내에서 구리가 석출되는 현상이 발생하였다. 또한 용액의 농도를 높이는 경우 증착 속도 도 급속히 증가하였는데 이에 따라 반응의 부산물인 수소 기체도 증착 표면에서 많이 발 생하여 구리의 접착성에 매우 나쁜 영향을 미치는 것을 알 수 있었다.

따라서, 본 실험에서는 잠복기간까지는 농도가 7배 높은 용액에서 구리 무전해 도금을 실시한 후 나머지 증착시간동안에는 원래 농도를 가진 용액에서 구리 무전해 도금을 실 시하였다. 그 결과 잠복기간이 큰 폭으로 줄어드는 것을 알 수 있었다 (Fig. 3).

35초동안 농도가 7배 높은 용액에서 구리 무전해 도금을 실시한 후 15분동안 원래 농 도의 용액에서 구리 무전해 도금을 실시한 결과 두께 160 nm, 비저항 2.1 μΩ·cm를 가 지는 우수한 구리박막을 얻을 수 있었다 (Fig. 4).

이러한 방법을 패턴이 형성된 기판 위에도 적용시켜 보았다. Fig. 5(a)의 형태를 가진 패 턴 위에 위에 제시한 방법과 마찬가지로 35초동안 농도가 7배 높은 용액에서 구리 무전 해 도금을 실시한 후 15분동안 원래 농도의 용액에서 구리 무전해 도금을 실시한 결과 패턴 내에 void와 seam과 같은 defect 없이 구리 무전해 도금이 완벽하게 되는 것을 알 수 있었다 (Fig. 5(b), (c)).

<u>참고문헌</u>

Aina Hung, "Effects of thiourea and guanidine hydrochloride on electroless copper plating", J. Electrochem. Soc., **132**, 1047 (1985).

International Technology Roadmap for Semiconductors (2001).

Jae Jeong Kim and Seung Hwan Cha, "Optimized surface pre-treatment for Cu electroless plating in ULSI device interconnection", Jpn. J. Appl. Phys., **40**, 7151 (2001).

K. Kondo, J. Ishikawa, O. Takenaka, T. Matsubara and M. Irie, "Electroless copper plating in the presence of excess triethanol amine", J. Electrochem. Soc., **137**, 1859 (1990).

Leonard N. Schoenberg, "The use of organic additives to stabilize and enhance the deposition rate of electroless copper plating", J. Electrochem. Soc., **119**, 1491 (1972).

Milan Paunovic, "Ligand effects in electroless copper deposition", J. Electrochem. Soc., **124**, 349 (1977).



Fig. 1. The thicknesses of electrolessly deposited Cu film as a function of deposition time.



by improved deposition method.



Fig. 2. Incubation time and deposition rate of Cu electroless plating as a function of increasing times of concentration in the electrolyte.



Fig. 4. FESEM image of Cu film deposited by improved deposition method.



Fig. 5. Cross sectional FESEM images of (a) patterned wafer used in this work, (b) and (c) Cu film electrolessly deposited on patterned wafer.