

Additives for the Bottom-up Copper Electrodeposition in Through-Silicon-Vias

김재정[†]

서울대학교 화학생물공학부

(jjkimm@snu.ac.kr[†])

실리콘 관통 비아(through-silicon-via, TSV)는 웨이퍼(wafer)를 관통하여 형성하는 배선으로, 칩(chip)과 칩을 수직으로 연결하여 반도체 소자의 삼차원적인 적층을 가능하게 한다. 이를 통해 높은 구동 속도와 낮은 소비 전력의 소자 제작이 가능하고, 따라서 TSV는 차세대 반도체 소자 공정을 위한 핵심 기술로 각광받고 있다. TSV 내부는 전해 도금을 통해 구리로 채우게 되는데, 소자의 신뢰성을 확보하기 위해 다양한 조합의 첨가제를 사용하여 결함 없는 TSV 채움을 위한 연구가 진행되고 있다. 본 발표에서는 무결함 구리 채움을 가능하게 하는 평탄제를 합성, 제안하고, 전기화학 분석과 채움 결과를 바탕으로 채움 메커니즘(mechanism)을 규명한다. 합성한 평탄제를 상용 가속제, 감속제와 함께 첨가하여 TSV 채움을 수행하였고, TSV의 입구 근처에서는 평탄제가 감속제의 흡착을 도와 구리 전착을 억제하고, TSV 바닥에서는 가속제가 흡착하여 바닥 차오름을 유도하였다. 또한 첨가제의 말단 작용기에 따른 구리 전착물의 단면 형상을 비교하거나, 두 개의 4차 암모늄염을 포함하는 유기 첨가제에서 반대 이온의 종류에 따른 채움 결과를 비교하여 첨가제 작용기 및 구조에 따른 영향을 확인하였고, 이를 바탕으로 첨가제의 개발 방향을 제안할 수 있을 것으로 기대된다.