| 초록 |
Fluorite 구조 기반의 HfO2 박막의 강유전성은 2011년 처음 보고된 이래로 나노미터 수준의 두께에서의 우수한 강유전성 및 반강유전성 발현과 뛰어난 CMOS 공정 호환성을 바탕으로 차세대 반도체 소자로써 활발히 연구되고 있다. Hf1-xZrxO2 (HZO) 박막에서 ZrO2의 분율과 두께 등을 제어하면 관찰되는 반강유전성은 Built-in bias를 조절함으로써 강유전체를 활용한 소자보다 더 낮은 동작전압을 가지는 반도체 소자로 활용이 가능하다. 하지만 반강유전성 HZO 박막을 실리콘 기판에 증착할 경우 HZO/Si 계면에서 SiOx 계면층이 필연적으로 생성된다. SiOx 계면층의 trap sites는 전하가 갇히는 등의 원인으로 계면 특성을 저하시킴과 동시에 저유전율 층이기 때문에 동작전압을 증가시키는 문제점을 가지고 있다. 따라서 Ferroelectric Field-Effect-Transistor(FeFET)나 Ferroelectric Tunnel Junction(FTJ)과 같은 실리콘을 채널로 하는 소자에 활용하기 위해 계면에서 발생하는 trap sites를 감소시키는 것은 필수적이다. 본 연구에서는 원자층 증착법(Atomic Layer Deposition) 공정을 이용하여 고농도 도핑된 n+-type Si 위에서 (~10 nm) Hf0.3Zr0.7O2 박막을 성장시켰을 때, 계면의 trap sites에 갇힌 전하로 인해 반강유전성의 이중이력곡선이 강유전성의 단일이력곡선처럼 보이는 문제점을 확인하였다. 이를 해결하고자, HZO/Si 계면 사이에 Ti 박막을 삽입하여 Direct Scavenging Effect을 유도하였다. 결과적으로 HZO/Si 계면의 trap sites를 감소시킬 수 있었고, HZO 박막의 반강유전성을 안정화시켰다. 본 연구를 통해 확인한 HZO/Si 계면의 trap sites 감소는 차세대 반도체 소자로써 Si 기판 위에 HfO2 기반 (반)강유전체를 사용함에 있어서 중요한 역할을 할 것으로 기대된다. |
