화학공학소재연구정보센터
학회 한국재료학회
학술대회 2012년 봄 (05/17 ~ 05/18, 무주덕유산리조트)
권호 18권 1호
발표분야 A. 전자/반도체 재료(Electronic and Semiconductor Materials)
제목 구리 Seed Layer 형성 및 도금 첨가제에 따른 구리비아필링에 관한 연구
초록 최근 경량화, 박형화 되어가는 고기능 전자제품에 대응하기 위해서 고밀도로 집적된 인쇄회로기판(PCB)이 사용되어지고 있다. 반도체 소자의 집적도가 높아짐에 따라 전기 도금법을 이용한 Cu via filling 이 활발히 연구되어 왔다. 특히 소자 사이에 through via를 형성하고 이를 전기 전도도와 도금특성이 우수한 Cu로 채우는 공정을 이용함으로써 와이어 본딩에 의한 단점을 보완해 나가는 연구가 집중적으로 이루어지고 있다.  
CCL (Copper Clad Lamination)에 Laser를 이용하여 직경 120um와 깊이 100um의 BVH를 형성한 기판에  디스미어(Desmear) 처리를 하였다. 이는 홀가공 중에 열로 인해 홀내부/바닥에 형성된 폴리머 레진을 제거하고 구리 도금의 밀착력을 향상하기 위해서이다. 그 후 무전해 구리도금으로 via 표면에 seed layer을 형성하였다. 결함 없는 비아 필링을 위하여 bottom-up super filling의 형상이 충족되어야 하며 이를 위해 억제제, 가속제, 평활제(PEG, SPS, JGB) 등의 다양한 유기물 첨가제를 함유한 도금액을 이용하여 DC(direct current) 방법으로 filling 형상을 비교해보았다. 본 연구에서는 기판의 전처리와 첨가제에 따른 표면 형상을 SEM을 통해 관찰해보았고, bottom-up super filling의 최적조건에 대해 고찰해 보았다.
저자 지창욱, 우성민, 최만호, 이현주, 김양도
소속 부산대
키워드 Cu via filling; 디스미어(Desmear) 처리; 무전해 구리도금; seed layer; bottom-up super filling
E-Mail