| 초록 |
최근 많은 가전 제품들의 디지털화가 진행되면서, 소비자들은 점점 더 작은 크기의 고성능 제품을 원하고 있다. 이러한 소비자의 요구를 충족시키기 위해서는 디지털 제품들 내부 칩의 크기가 작아지면서도 다양한 기능을 가져야 하는데, 이러한 추세를 바탕으로 하여 나노 패턴을 이용하는 나노 테크놀로지 (Nano Technology) 가 활발하게 연구되고 있다. 이러한 나노 패턴을 이용하여 제품화하기 위해서는 나노 패턴을 보다 경제적으로 제작하는 기술에 대한 연구가 진행되어야 한다. Nano imprint Lithography (NIL)기술은 경제적이고 빠르고 간단하게 나노 패턴을 제작할 수 있는 장점을 가지고 있어 대면적 나노 패터닝 기술로써 각광을 받고 있다. 마이크로-나노 소자 제작 공정에서 고분자 패턴들을 이용하여 금속 등의 패턴을 형성하기 때문에, 이러한 공정을 행하기 위해서는 임프린팅 공정 후 잔류층이 남아있지 않도록 Oxygen plasma etching공정을 통해 잔류층을 제거한다. 하지만 이 때 고분자 패턴의 CD 변화는 피할 수 없게 되기 때문에, 잔류층의 두께가 작거나 거의 없는 공정을 개발하는 것이 중요하다. 본 연구에서는 Laser Interference Lithography를 이용하여 50nm급의 SiO2/Si template을 제작하였고, Si wafer 기판 위에 잔류층이 거의 없는 50nm급 고분자 패턴을 형성하기 위해, template와 기판의 표면 특성 개선, 임프린팅 레진의 유동성 향상 및 공정 압력에 따른 잔류층의 두께에 대한 연구를 진행하였다. 이러한 연구 결과를 이용하여 50nm급 고분자 패턴을 형성하는데 성공하였고, 잔류층이 거의 남지 않았음을 확인하였다. |
