| 초록 |
Nanowire (NW)와 nanotube, nanobelt와 같은 1차원 Si 나노 구조체는 field-effect transistor (FET), photo-sensors, solar cell, bio-sensors, light-emitting diodes와 같은 다양한 나노 소자에 응용되고 있으며 널리 연구 되고 있다. 이러한 1차원 Si 나노 구조체를 합성하는 방법은 대표적으로 vapor-liquid-solid 상을 이용한 chemical vapor deposition (bottom-up 방법)과 metal catalyst-assisted etching (top-down 방법)으로 나눌 수 있다. Bottom-up방식은 seed로 사용하는 metal의 크기와 위치를 제한하여 합성되는 NWs의 직경을 조절하고 정렬할 수 있는 장점이 있다. 그러나 합성을 위하여 공급되는 물질들의 조성과 비율, 합성 시 조건들을 완벽하게 통제하기 어렵기 때문에 생성된 NWs의 결정구조와 조성을 일정하게 유지하기 어렵다. 반면에 top-down방식은 단결정 Si 기판에서 직접적으로 형성하기 때문에 조성적으로 균일하고 공급되는 물질에 의한 오염이 없으며 용액기반 공정으로 대면적 합성이 가능하다. Bottom-up 방식으로 합성한 Si NWs는 현재 실험적, 이론적으로 많은 연구가 이루어져 있지만 top-down방법으로 생성한 Si NWs의 경우에는 NWs의 거친 표면으로 인해 상대적으로 특성이 좋지 않을 것이라고 여겨진다. 본 연구에서는 imprinting과 transferring 방법을 이용하여 Si NWs FET를 제작하여 거친 표면을 가진 Si NWs의 소자 특성을 측정하였다. 뿐만 아니라 Si NWs의 직경을 조절하여 FET의 특성 변화를 관찰하였다. |
