| 학회 | 한국재료학회 |
| 학술대회 | 2020년 가을 (11/18 ~ 11/20, 휘닉스 제주 섭지코지) |
| 권호 | 26권 1호 |
| 발표분야 | A. 전자/반도체 재료 분과 |
| 제목 | 낮은 일함수 적용을 위한 원자층 증착법으로 형성된 TaAl 금속 전극 |
| 초록 | 고성능 및 고집적 MOSFET 소자는 이른바 Moore’s law 에 따르는 physical dimension scaling으로 달성되어왔다. 그러나, 누설전류 증가, boron penetration, 및 신뢰성과 같은 이슈로 45 nm technology node부터 poly-Si/SiO(N) gate stack이 high-k gate dielectric/metal gate (HKMG) 구조로 변화되어 당면 문제를 해결하였다. CMOS 소자를 구현하기 위해 nMOS와 pMOS 소자의 문턱전압은 낮고 대칭적이어야 하는데, poly-Si 전극 사용 시는 게이트내 이온 주입과 채널 도핑으로 달성하였으나, metal gate 적용 시 gate 내부의 이온 주입이 어려워 금속 고유의 일함수 (work-function)에 대한 연구가 필수적으로 요구된다. 고성능 및 저전력 소자 구현을 위해서 금속의 일함수가 기판의 conduction/valence band-edge 근처의 일함수를 가진 금속 전극 개발이 필요하다. 아울러, 정밀하고 균일한 금속 박막이 필요하므로 공정 방식은 원자층 증착법이 선호된다. 본 연구에서는 원자층 증착법 (Atomic Layer Deposition, ALD)을 이용하여 nMOS소자에 적용 할 수 있는 탄탈륨-알루미늄(TaAl)금속 박막에 대한 연구를 수행하였고 아울러 후속 열처리에 대한 영향 연구도 진행하였다. 다양한 증착 공정 방식에 따라 TaAl 금속 박막을 형성 하였고 이를 XRR, AFM, 4-point probe 등의 물리적 특성 분석과, XPS 등을 통한 해 TaAl박막 내부 원소 비율등의 화학적 특성을 확인하였다. 아울러 MOSCAP소자를 통해 SiO2와 HfO2과 TaAl 금속 전극 적용 후 전기적 특성을 확인하여 TaAl 금속 박막의 유효일함수가 Si 기판의 전도대의 band-edge 근처에 위치함을 확인하였다. 이러한 결과는 TaAl 금속 박막은 고성능과 저전력 소자 구현이 가능한 n-type MOS 소자의 금속 전극에 적용될 수 있음을 보여주는 것으로 판단된다. This research was supported by the Nano Material Technology Development Programs and Basic Science Research Program through the National Research Foundation of Korea (NRF) funded by the Ministry of science, ICT & Future Planning (NRF-2016M3A7B4910426, NRF-2019R1F1A1057243), respectively, as well as the Future Semiconductor Device Technology Development Program (20003808, 20004399) funded by MOTIE (Ministry of Trade, Industry & Energy) and KSRC (Korean Semiconductor Research Consortium). |
| 저자 | 김위남, 최문석, 이주현, 김민혁, 최창환 |
| 소속 | 한양대 |
| 키워드 | 금속 전극; 원자층 증착법; 일함수; 가전자대 |
